據(jù)韓媒報(bào)道，三星 3nm 工藝存在重大問題，試產(chǎn)芯片均存在缺陷，良品率 0%。報(bào)道還指出，由于 3nm 工藝的 Exynos 2500 芯片因缺陷未能通過質(zhì)量測(cè)試，導(dǎo)致后續(xù) Galaxy Watch 7 的芯片組也無法量產(chǎn)。
當(dāng)三星的 3nm 工藝還被困于良率難自解時(shí)，臺(tái)積電的 3nm 工藝已經(jīng)可以養(yǎng)家了。臺(tái)積電方面表示，2023 年第四季度的營(yíng)收得益于 3nm 工藝產(chǎn)量的持續(xù)強(qiáng)勁增長(zhǎng)。
在 3nm 先進(jìn)制程工藝上，三星暫時(shí)做不到遙遙領(lǐng)先。
三星深陷新技術(shù) 臺(tái)積電的 3nm 已能養(yǎng)家
Exynos 2500 是一款基于三星 3nm 工藝制程的芯片，其設(shè)計(jì)目標(biāo)是為了滿足高端設(shè)備的需求。
據(jù)報(bào)道，Exynos 2500 將沿用上一代的 10 核 CPU 架構(gòu)，同時(shí)引入全新的 Cortex-X5 核心。Exynos 2500 的升級(jí)之處在于它將采用 Cortex-X5 和 Cortex-A730 核心，相比 Exynos 2400 的 Cortex-X4 和 Cortex-A720，性能預(yù)計(jì)將有顯著提升。
遺憾的是，Cortex-X5 和 Cortex-X4 的時(shí)鐘頻率差異微乎其微，測(cè)試頻率在 3.20GHz 和 3.30GHz 之間。具體取決于三星的最終決定，最終可能只會(huì)有 100MHz 的微小提升，甚至完全沒有區(qū)別。
報(bào)道指出，由于 Exynos 2500 芯片試產(chǎn)失敗，三星推遲了大規(guī)模生產(chǎn)。這一事件對(duì)于三星來說無疑是一次重大的挫敗，尤其是在其與臺(tái)積電在半導(dǎo)體工藝制程領(lǐng)域的競(jìng)爭(zhēng)日益激烈的情況下。目前尚不清楚三星是否有能力及時(shí)解決這個(gè)良率問題。
值得一提的是，作為晶圓代工領(lǐng)域的重量級(jí)玩家，三星此前在 3nm 制程方面進(jìn)展并不慢于臺(tái)積電，雙方在 3nm 芯片訂單上展開激烈的競(jìng)爭(zhēng)和碰撞。
2022 年 6 月 30 日，三星宣布其基于 3 納米制程工藝節(jié)點(diǎn)的芯片已經(jīng)開始初步生產(chǎn)。同年 7 月，三星電子舉行 3 納米芯片晶圓代工量產(chǎn)出廠儀式，彼時(shí)，三星電子晶圓代工事業(yè)部自信地表示：" 我們將憑借創(chuàng)新的技術(shù)力量，向世界前列邁進(jìn) "。
2023 年 5 月初，三星方面稱，在節(jié)點(diǎn)開發(fā)階段，其生產(chǎn)良率可維持在 60-70% 的范圍內(nèi)。且其彼時(shí)已向各大無晶圓廠半導(dǎo)體設(shè)計(jì)公司送樣，以此彰顯對(duì)性能驗(yàn)證的信心。
2024 年 2 月，韓媒報(bào)道稱，三星 3nm 工藝存在重大問題，試產(chǎn)芯片均存在缺陷，良品率 0%。
反觀臺(tái)積電，其在先進(jìn)制程的步伐非常穩(wěn)健。
2022 年 12 月 29 日，臺(tái)積電布 3nm 芯片即日起開始量產(chǎn)。2023 年以來，基于臺(tái)積電 3nm 制程工藝的芯片已陸續(xù)發(fā)布，如聯(lián)發(fā)科天璣 9400 芯片、A17 Pro 等。
另據(jù) Money DJ，臺(tái)積電明年的 3nm NTO 芯片設(shè)計(jì)定案（New Tape-Outs，NTOs）數(shù)量激增，除了傳統(tǒng)客戶聯(lián)發(fā)科、AMD、英偉達(dá)、英特爾、高通外，特斯拉也確認(rèn)加入 N3P 客戶名單，預(yù)計(jì)將以此生產(chǎn)次世代 FSD 智駕芯片。
一般而言，采用更先進(jìn)制程工藝制造的芯片，性能會(huì)有提升，功耗會(huì)降低，面積會(huì)縮小，這樣綜合成本就更低，且采用新工藝將給予芯片設(shè)計(jì)公司更大的平臺(tái)發(fā)揮空間。也正因此，高通、蘋果、英偉達(dá)等大公司相對(duì)青睞先進(jìn)制程制造的芯片。
不過，當(dāng)前基于三星 3nm 制程工藝的芯片在量產(chǎn)商用上仍遙遙無期。這也意味著，該領(lǐng)域?qū)⒃谝欢螘r(shí)期內(nèi)被臺(tái)積電壟斷，其中的利潤(rùn)不用多說。
根據(jù)分析師 Dan Nystedt 提供的消息，2023 年下半年開始，3nm 制程工藝打造的晶圓已經(jīng)開始在臺(tái)積電的出貨列表上，并且在第四季度大幅提升，僅僅兩個(gè)季度就為臺(tái)積電貢獻(xiàn)了 29.43 億美元（根據(jù) 4 日匯率，約 210 億元人民幣）。
臺(tái)積電方面表示，2023 年第四季度的營(yíng)收得益于 3nm 工藝產(chǎn)量的持續(xù)強(qiáng)勁增長(zhǎng)。
顯然，3nm 制程工藝已經(jīng)成了臺(tái)積電高效的印鈔機(jī)，三星羨慕不來。
3nm 極限爭(zhēng)奪戰(zhàn)
為何三星和臺(tái)積電在 3nm 制程工藝上的表現(xiàn)差那么多？
這或與雙方在技術(shù)路線等多方面的選擇上有諸多關(guān)系。
目前，已經(jīng)實(shí)現(xiàn)量產(chǎn)的 3nm 制程工藝方面，全球主要玩家只有三星和臺(tái)積電。之所以會(huì)如此，是因?yàn)橹瞥坦に嚨牡l(fā)展受制于資本和技術(shù)，其研發(fā)和生產(chǎn)成本逐代上漲。
根據(jù)市場(chǎng)研究機(jī)構(gòu) International Business Strategies（IBS）此前的數(shù)據(jù)，3nm 芯片的設(shè)計(jì)費(fèi)用約達(dá) 5-15 億美元，興建一條 3nm 產(chǎn)線的成本約為 150-200 億美元。這意味著只有超級(jí)大企業(yè)才有本錢和底氣。
三星雖是晶圓代工領(lǐng)域的后進(jìn)者，卻一心與老大哥臺(tái)積電較高低。也正因此，在種種因素推動(dòng)下，其在 3nm 工藝的技術(shù)路線選擇上也迥異于臺(tái)積電，試圖實(shí)現(xiàn)彎道超車。
隨著芯片制程的進(jìn)一步微縮，3D FinFET 也將迎來它的極限，鰭片距離太近、漏電重新出現(xiàn)，物理材料的極限都讓 3D FinFET 晶體管難以為繼。
此前業(yè)界認(rèn)為，3nm 便是 3D FinFET 技術(shù)路線的極限。不過，臺(tái)積電技術(shù)實(shí)力強(qiáng)大，風(fēng)格偏向穩(wěn)健，所以仍在 3nm 制程工藝選擇 FinFET 技術(shù)，而一門心思想彎道超車的三星則直接上了新技術(shù)—— GAA。
GAA（Gate-All-Around ，是一種環(huán)繞式柵極技術(shù)晶體管，也叫做 GAAFET） 的這種設(shè)計(jì)也可以解決原來鰭片間距縮小的問題，并且在很大程度上解決柵極間距縮小后帶來問題，例如電容效應(yīng)等。
三星 3nm GAA 技術(shù)采用了更寬通的納米片，與采用窄通道納米線的 GAA 技術(shù)相比能提供更高的性能和能耗比。
3nm GAA 技術(shù)上，三星能夠調(diào)整納米晶體管的通道寬度，優(yōu)化功耗和性能，從而能夠滿足客戶的多元需求。與三星 5nm 工藝相比，第一代 3nm 工藝可以使功耗降低 45%，性能提升 23%，芯片面積減少 16%；而未來第二代 3nm 工藝則使功耗降低 50%，性能提升 30%，芯片面積減少 35%。
但臺(tái)積電基于舊技術(shù)路線的 3nm 工藝也不差。據(jù)悉，目前臺(tái)積電的 3nm 工藝家族包括四個(gè)版本，分別是基礎(chǔ)的 N3、成本優(yōu)化的 N3E、性能提升的 N3P 和高壓耐受的 N3X。
根據(jù)臺(tái)積電的數(shù)據(jù)，與 5nm 工藝相比，N3E 可以在相同頻率下降低 32% 的功耗，或者在相同功耗下提高 18% 的性能。而相較于 N3E，N3P 則可以在相同功耗下提高 5% 的性能，或者在相同頻率下降低 5%~10% 的功耗。同時(shí)，N3P 還可以將晶體管密度提高 4%，達(dá)到 1.7 倍于 5nm 工藝的水平。
新的技術(shù)路線雖能到達(dá)舊技術(shù)到不了的地域，但卻意味著更多的風(fēng)險(xiǎn)，更多的未知，以及更多的成本。
此前，三星透露其自家 3nm GAA 的研發(fā)成本比 5nm FinFET 更高，有可能超過 5 億美元。
另外， GAA 技術(shù)的工藝制造難度也不低。最難的地方自然是如何讓柵極環(huán)繞源極和漏極的納米線，這里面的工藝極其復(fù)雜，也只有對(duì) FinFET 技術(shù)爐火純青的半導(dǎo)體巨頭才能應(yīng)對(duì)這樣的技術(shù)挑戰(zhàn)。此外，新工藝對(duì)工具的要求也不低，和 GAA 技術(shù)配套的 EUV 極紫外光刻技術(shù)也需要進(jìn)一步成熟，解決光刻功率不夠以及光子噪音等問題。
據(jù)外界猜測(cè)，臺(tái)積電切入 GAA 技術(shù)的時(shí)間相對(duì)晚于三星，有一部分原因也是為產(chǎn)業(yè)鏈平穩(wěn)過渡考慮，且新技術(shù)的優(yōu)勢(shì)相較于舊技術(shù)并不明顯，還要求新設(shè)施和新工廠。但這并不意味著，臺(tái)積電會(huì)一直守著 FinFET 技術(shù)路。根據(jù)外界的消息，臺(tái)積電會(huì)在 2nm 節(jié)點(diǎn)上采用 GAA 技術(shù)。
