4 月 18 日消息，據(jù)韓媒《ChosunBiz》當(dāng)?shù)貢r間 16 日報道，三星電子在其 4nm 制程 HBM4 內(nèi)存邏輯芯片的初步測試生產(chǎn)中取得了 40% 的良率，這高于一般的 10% 起點(diǎn)，也好于此前同制程產(chǎn)品的不足 20%。

40% 只是一個初期成績，未來會隨著芯片制造的成熟逐步提高。而該百分比顯示 4nm HBM4 邏輯芯片的進(jìn)一步開發(fā)有了較為穩(wěn)定的基礎(chǔ)。

三星電子在 HBM3 時期遭遇了重大挫折，將 70% 的 HBM 內(nèi)存市場份額拱手送給主要競爭對手 SK 海力士，更是近年來首度讓出了第一大 DRAM 原廠的寶座。這迫使三星在 HBM4 上采用較為激進(jìn)的技術(shù)路線，以挽回局面。

三星電子將在 12Hi HBM4 中采用 1c nm DRAM 內(nèi)存芯片和 4nm 邏輯芯片，雖然邏輯芯片端的初始成績較為喜人，但 1c DRAM 方面似乎遇到了一些問題。

另一家韓媒《DealSite》當(dāng)?shù)貢r間昨日報道稱，自 1z nm 時期開始出現(xiàn)的電容漏電問題正對三星 1c nm DRAM 的開發(fā)量產(chǎn)造成明顯影響。三星試圖通過適當(dāng)放寬線寬等方式來改進(jìn)電容器表現(xiàn)，但穩(wěn)定性尚未達(dá)到預(yù)期水平，很可能會拖慢 1c nm 進(jìn)度。