HDLC數(shù)據(jù)幀并行搜幀解封裝模塊的設計與驗證
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>526 K
標簽： HDLC協(xié)議 搜幀解封裝 System Verilog
所需積分：0分積分不夠怎么辦？
文檔介紹：HDLC信號鏈路是國際標準化組織(ISO)制定的高級數(shù)據(jù)鏈路的控制規(guī)程(High Level Data Link Control，HDLC)。遵循HDLC標準數(shù)據(jù)鏈路層規(guī)范，采用硬件描述語言Verilog HDL實現(xiàn)了一種基于并行結(jié)構(gòu)的HDLC搜幀解封裝電路，并采用System Verilog技術(shù)搭建驗證平臺，隨機生成HDLC數(shù)據(jù)幀來驗證設計正確性。使用Modelsim軟件仿真波形，在仿真過程中，對于凈荷區(qū)數(shù)據(jù)長度為10個字節(jié)的HDLC數(shù)據(jù)幀，解碼器電路工作完成需要16個時鐘周期，兼顧了處理速度和靈活性。使用QuartusII軟件綜合，在Altera CycloneV器件上，電路使用了8塊自適應邏輯模塊ALM，24個寄存器，35個引腳。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。