基于先進(jìn)工藝技術(shù)的機(jī)電控制SiP電路的設(shè)計與測試
所屬分類：技術(shù)論文
上傳者：wwei
文檔大?。?span>4243 K
標(biāo)簽： 機(jī)電控制 系統(tǒng)級封裝 PoP
所需積分：0分積分不夠怎么辦？
文檔介紹：機(jī)電控制系統(tǒng)包含多款芯片，其小型化、輕量化的需求日益迫切，系統(tǒng)級封裝（System in Package）技術(shù)作為一種先進(jìn)封裝手段能夠?qū)⒍嗫畈煌愋偷男酒捎诟〉目臻g中。基于系統(tǒng)級封裝技術(shù)，并結(jié)合TSV與FanOUT技術(shù)設(shè)計了一款機(jī)電控制SiP電路，該電路包括頂層DSP信號控制單元和底層FPGA信號處理單元，兩者通過PoP（Package on Package）形式堆疊構(gòu)成SiP電路，相比于常規(guī)分立器件所搭建的機(jī)電控制系統(tǒng)，該SiP體積縮小70%以上，重量減輕80%以上。針對該款SiP電路設(shè)計了相應(yīng)的測試系統(tǒng)，且對內(nèi)部的ADC及DAC等芯片提出了一種回環(huán)測試的方法，能夠提高測試效率。測試結(jié)果表明，該電路滿足設(shè)計要求，在機(jī)電控制領(lǐng)域具有一定的應(yīng)用前景。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。