頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設備可以在那里重新編程。 最新資訊 科通集團首開“云培訓”模式，工程師足不出戶可提升設計技能 目前，電子產(chǎn)品功能日益復雜，信號頻率不斷提高，給設計工程師帶來了越來越多的挑戰(zhàn)，“工欲善其事，必先利其器”好的設計工具可以幫助工程師提升設計效率、加速產(chǎn)品面市，不過，設計工具未來應對產(chǎn)品復雜性也在不斷升級日益復雜，要發(fā)揮設計工具的優(yōu)勢，必須熟悉設計工具的使用，為幫助工程師提升設計技能，科通集團首開“云培訓”模式，讓工程師足不出戶輕松提高設計技能。 發(fā)表于：7/31/2012 臺積電營收暴增200% MEMS貢獻最大 去年臺積電是全球最大的純MEMS器件代工廠商，營業(yè)收入劇增201%，不但奪取了競爭對手的市場份額，而且創(chuàng)造了新的收入來源。 發(fā)表于：7/31/2012 富士通擬將半導體主力工廠三重工廠出售給臺積電 據(jù)RecordJapan網(wǎng)站27日報道，日本富士通計劃將旗下半導體主力工廠三重工廠出售給全球最大的半導體代工商臺灣積體電路制造公司（簡稱臺積電，TSMC），雙方目前仍處于交涉階段。 發(fā)表于：7/31/2012 CPLD 在時柵位移傳感器中的應用 基于CPLD的數(shù)字信號處理電路智能時柵位移傳感器內(nèi)部基于CPLD的數(shù)字信號處理電路。電路采用雙MCU＋CPLD結(jié)構(gòu)設計，內(nèi)部嵌入主從式兩塊單片機，副MCU負責數(shù)據(jù)采集與預處理工作，主MCU通過接口電 發(fā)表于：7/31/2012 基于 FPGA平臺的抗DPA攻擊電路級防護技術(shù)研究 引言近年來，現(xiàn)場可編程門陣列(FieldProgrammableGateArray，F(xiàn)PGA)由于其高性能、低價格、高開發(fā)速度、方便的編程方式等特點得到了廣泛的應用。但對FPGA進行DPA( 發(fā)表于：7/30/2012 基于FPGA的移位寄存器流水線結(jié)構(gòu)FFT處理器的實現(xiàn) 0引言快速傅里葉變換(FFT)在雷達、通信和電子對抗等領(lǐng)域有廣泛應用。近年來現(xiàn)場可編程門陣列(FPGA)的飛速發(fā)展，與DSP技術(shù)相比，由于其并行信號處理結(jié)構(gòu)，使得FPGA能夠很好地適用于 發(fā)表于：7/30/2012 基于FPGA的RGB到Y(jié)CrCb顏色空間轉(zhuǎn)換 通 過對轉(zhuǎn)換算法的研究，推導出適合在FPGA上實現(xiàn)的新算法，算法優(yōu)點突出。算式中乘法器采用DSP48 Slice模塊實現(xiàn)，提高了轉(zhuǎn)換算法的運算速度。從綜合報告可以看出，除了使用5個DSP48s外，其他資源使用的比較少。運算速度最大能夠達到189 MHz，能夠充分滿足運算量大，實時性要求高的應用。 發(fā)表于：7/30/2012 利用Virtex-5 LXT器件實現(xiàn)集成化視頻連接功能解決方案 Xilinx了解廣播系統(tǒng)設計師所面臨的挑戰(zhàn)不斷出臺的視頻連接功能新標準，給廣播產(chǎn)品帶來了棘手的設計挑戰(zhàn)和緊迫的日程隨著廣播行業(yè)視頻連接功能標準的不斷變化，我們的目標是以免費參考設計 發(fā)表于：7/30/2012 基于FPGA的RapidIO節(jié)點設計 1引言在傳統(tǒng)的嵌入式多處理器系統(tǒng)中，處理器之間的互連是通過分時共享總線來實現(xiàn)的，所有通信爭用總線帶寬，由此就造成處理器越多，每個處理器可用帶寬就越少，從而帶來嚴重的系統(tǒng)信 發(fā)表于：7/30/2012 異步FIFO結(jié)構(gòu)及FPGA設計 首先介紹異步FIFO的概念、應用及其結(jié)構(gòu),然后分析實現(xiàn)異步FIFO的難點問題及其解決辦法;在傳統(tǒng)設計的基礎(chǔ)上提出一種新穎的電路結(jié)構(gòu)并對其進行綜合仿真和FPGA實現(xiàn)。1、異步FIFO介紹在現(xiàn)代 發(fā)表于：7/30/2012 ?…265266267268269270271272273274…?
