五月花无码视频在线,久久久无码精日韩免费看

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

基于ESL并采用System C和System Verilog的設(shè)計流程

ESL解決方案的目標(biāo)在于提供讓設(shè)計人員能夠在一種抽象層次上對芯片進行描述和分析的工具和方法，在這種抽象層次上，設(shè)計人員可以對芯片特性進行功能性的描述，而沒有必要求助于硬件（RTL）實現(xiàn)的具體細節(jié)。

發(fā)表于：7/23/2012

基于ispPAC10在增益設(shè)置方面的應(yīng)用

電路設(shè)計中要實現(xiàn)對微弱信號放大、高速信號采集、大功率輸出等功能，必須采用模擬電路，但長期以來模擬電路的設(shè)計一直存在著處理精度低，設(shè)計、調(diào)試難度大等缺陷?；诖死肔attice公司推出的在系統(tǒng)可編程模擬電路簡稱ispPAC進行了放大器的增益設(shè)計。它允許設(shè)計者使用EDA軟件在計算機上設(shè)計修改模擬電路，并進行仿真，最后還可以通過編程電纜將設(shè)計方案下栽到芯片中去。通過開發(fā)軟件可以調(diào)整電路的增益、帶寬和閾值等性能指標(biāo)。在

發(fā)表于：7/23/2012

基于SDRAM的視頻處理器設(shè)計與實現(xiàn)

在信息處理中，特別是實時視頻圖像處理中，通常都要對實現(xiàn)視頻圖像進行處理，而這首先必須設(shè)計大容量的存儲器，同步動態(tài)隨機存儲器SDRAM雖然有價格低廉、容量大等優(yōu)點，但因SDRAM的控制結(jié)構(gòu)復(fù)雜，常用的方法是設(shè)計SDRAM通用控制器，這使得很多人不得不放棄使用SDRAM而使用價格昂貴的SRAM。

發(fā)表于：7/19/2012

Xilinx首批 Artix-7 FPGA正式出貨,為便攜式和小型產(chǎn)品樹立全新性能標(biāo)準(zhǔn)

All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布其旗下首批Artix?-7 FPGA 系列產(chǎn)品正式出貨。該新型器件將FPGA 技術(shù)的觸角延伸至那些小型、低成本可編程器件，然而性能傳統(tǒng)上卻只有Virtex® FPGA才能滿足的高性能應(yīng)用領(lǐng)域。隨著Artix-7 FPGA的發(fā)貨，不論是便攜式醫(yī)療設(shè)備、手持無線電設(shè)備、小型蜂窩基站，還是眾多分別采用其各種技術(shù)架構(gòu)的尖端專業(yè)級應(yīng)用，其制造商們現(xiàn)在都能利用高端All Programmable FPGA的功能，持續(xù)開發(fā)更多的新產(chǎn)品，不斷擴大其市場版圖。

發(fā)表于：7/19/2012

基于FPGA的UARTl6550的設(shè)計

介紹了UARTl6550在可編程邏輯器件FPGA上的實現(xiàn)，并通過實際電路驗證了設(shè)計的功能，使用FP-GA不僅可以方便地用串口協(xié)議與PC機進行串行通信，而且擴展了板級系統(tǒng)的接口功能。

發(fā)表于：7/18/2012

利用 Virtex-5 FPGA 降低功耗

VirtexTM-5 系列產(chǎn)品的推出，使得 Xilinx 公司再一次成為向 FPGA 客戶提供新技術(shù)和能力的主導(dǎo)力量。過渡至 65 納米工藝的 FPGA 具備采用更小尺寸工藝所帶來的傳統(tǒng)優(yōu)勢

發(fā)表于：7/18/2012

基于FPGA的高速大容量固態(tài)存儲設(shè)備

高速數(shù)據(jù)采集系統(tǒng)目前已在雷達、聲納、圖像處理、語音識別、通信、瞬態(tài)信號測試等領(lǐng)域得到廣泛應(yīng)用。它的關(guān)鍵技術(shù)是高速ADC技術(shù)、數(shù)據(jù)存儲與傳輸技術(shù)和抗干擾技術(shù)。當(dāng)大量的高速實時數(shù)據(jù)經(jīng)過模數(shù)轉(zhuǎn)換后，必須高速存儲，多通道高采樣率的數(shù)據(jù)采集系統(tǒng)會產(chǎn)生巨大的數(shù)據(jù)流。這樣就需要高速大容量的存儲板將數(shù)據(jù)存儲起來，然后再讀回計算機進行處理。

發(fā)表于：7/18/2012

使用 CPLD 實現(xiàn) QWERTY 鍵盤

使用 Xilinx CPLD，可將傳統(tǒng)的手機 DTMF 鍵盤擴展為 QWERTY 鍵盤。除了減少處理器對 GPIO 的數(shù)量要求外，CPLD 還可以承擔(dān)處理器的某些功能，如：對行進行掃描并對列進行監(jiān)控以檢測狀態(tài)變化。當(dāng)用戶按鍵時，CPLD 會停止掃描，并立即生成一個編碼字，然后發(fā)送給處理器，告訴處理器哪個鍵按下了。因為使用了編碼字來告知處理器按下了哪個按鍵，對處理器的 I/O 需求得以減輕。

發(fā)表于：7/17/2012

基于Xilinx Spartan-3A DSP的安全視頻分析

作者：CsabaRekeczky,Eutecus公司聯(lián)合首席技術(shù)官兼副總裁，rcsaba@eutecus.comJoeMallett，賽靈思公司高級產(chǎn)品線經(jīng)理，jmallett@xilinx

發(fā)表于：7/17/2012

推出擁有強大設(shè)計工具的LATTICE DIAMOND 2.0軟件，用于新的低成本、低功耗LatticeECP4 FPGA系列

萊迪思半導(dǎo)體公司（NASDAQ: LSCC）今天宣布推出其Lattice Diamond®設(shè)計軟件2.0版本，萊迪思FPGA產(chǎn)品的旗艦設(shè)計環(huán)境。2.0版本包括對新的LatticeECP4?FPGA系列的高級支持，針對成本和功耗敏感的無線，有線，視頻和計算應(yīng)用，重新定義了低成本、低功耗、中檔FPGA市場。

發(fā)表于：7/17/2012