国产精品内射婷婷一级二,亚洲欧美成人日韩电影,国产午夜无码精品免费看动漫

頭條

AMD慶祝賽靈思成立40周年

AMD慶祝賽靈思成立40周年

40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。

基于CPLD+DSP的實時數(shù)字圖像穩(wěn)定系統(tǒng)

數(shù)字圖像穩(wěn)定是圖像序列處理中得一項重要的前處理步驟。早期的方法是對攝像機本身的機械和光路進行穩(wěn)定，隨著數(shù)字技術(shù)的發(fā)展，可以對采集到的圖像進行處理，使圖像在顯示器上能夠穩(wěn)定地顯示，同時也為了更好地

發(fā)表于：7/16/2012

基于FPGA的RapidIO節(jié)點設(shè)計和實現(xiàn)

1引言在傳統(tǒng)的嵌入式多處理器系統(tǒng)中，處理器之間的互連是通過分時共享總線來實現(xiàn)的，所有通信爭用總線帶寬，由此就造成處理器越多，每個處理器可用帶寬就越少，從而帶來嚴(yán)重的系統(tǒng)信

發(fā)表于：7/16/2012

安富利X-fest研討會北京站反響熱烈打破參會人數(shù)記錄

X-fest 2012全球系列研討會北京站于7月10日舉辦，創(chuàng)下了單場活動吸引上千名業(yè)內(nèi)人士參加的新記錄。X-fest是為期一天的全球性培訓(xùn)活動，由安富利公司(NYSE: AVT) 旗下安富利電子元件亞洲 (Avnet Electronics Marketing )主辦，深受FPGA、ARM MCU、DSP和嵌入式系統(tǒng)開發(fā)人員歡迎。

發(fā)表于：7/16/2012

基于FPGA的嵌入式監(jiān)控系統(tǒng)設(shè)計

目前，圖像監(jiān)控系統(tǒng)大多采用PC和視頻采集卡作為系統(tǒng)主要部分，基于嵌入式技術(shù)的圖像監(jiān)控系統(tǒng)設(shè)備在我國還只是起步階段，沒有成熟的產(chǎn)品應(yīng)用。這一現(xiàn)狀的根本原因就是我國在開發(fā)這類產(chǎn)品時，沒有統(tǒng)一的開發(fā)標(biāo)準(zhǔn)和共用的開發(fā)平臺，而且沒有可靠的功能和性能測試標(biāo)準(zhǔn)，各個企業(yè)的開發(fā)技術(shù)力量分散，極大的影響了該類產(chǎn)品開發(fā)的效率和可靠性。

發(fā)表于：7/12/2012

ASIC設(shè)計中驗證工具選擇

伴隨著工藝技術(shù)水平的提高，當(dāng)前ASIC設(shè)計規(guī)模和設(shè)計復(fù)雜度也不斷的提高。合理的選擇驗證工具在ASIC設(shè)計過程中起了關(guān)鍵作用。下面就結(jié)合實際的項目開發(fā)，對比驗證工具的特點，幫助大家更好的認(rèn)識驗證工具。

發(fā)表于：7/11/2012

AMBA片上總線在SoC芯片設(shè)計中的應(yīng)用

隨著深亞微米工藝技術(shù)日益成熟，集成電路芯片的規(guī)模越來越大。數(shù)字IC從基于時序驅(qū)動的設(shè)計方法，發(fā)展到基于IP復(fù)用的設(shè)計方法，并在SoC設(shè)計中得到了廣泛應(yīng)用。在基于IP復(fù)用的SoC設(shè)計中，片上總線設(shè)計是最關(guān)鍵的問題。為此，業(yè)界出現(xiàn)了很多片上總線標(biāo)準(zhǔn)。

發(fā)表于：7/11/2012

基于FPGA的網(wǎng)絡(luò)處理技術(shù)的性能和靈活性分析

網(wǎng)絡(luò)處理是指對在通信和網(wǎng)絡(luò)設(shè)備中傳送的數(shù)據(jù)包進行的處理，網(wǎng)絡(luò)處理不僅出現(xiàn)在網(wǎng)絡(luò)核心，還出現(xiàn)在MAN/LAN中。網(wǎng)絡(luò)處理可通過幾類半導(dǎo)體器件實現(xiàn)，因而網(wǎng)絡(luò)OEM能根據(jù)特定需求選擇適當(dāng)?shù)钠骷M合。那么究竟由誰決定需求呢？這些需求是由通信運營商和互聯(lián)網(wǎng)業(yè)務(wù)提供商(ISP)決定的。

發(fā)表于：7/11/2012

基于Nios軟核的CT機掃描系統(tǒng)控制器

近年來，可編程邏輯器件的發(fā)展，使得SOPC (System On A Programmable Chip，可編程片上系統(tǒng))成為可能, 即在一塊可編程芯片上實現(xiàn)整個系統(tǒng)。Nios是Altera公司開發(fā)的可用于SOPC設(shè)計的處理器軟核。

發(fā)表于：7/11/2012

基于Petalinux的Socket網(wǎng)絡(luò)通信系統(tǒng)設(shè)計與實現(xiàn)

介紹了一款針對MicroBlaze軟核處理器特別開發(fā)的嵌入式操作系統(tǒng)Petalinux，成功地實現(xiàn)了其在ML402開發(fā)板上的移植，并且在該系統(tǒng)上實現(xiàn)了基于TCP/IP協(xié)議的套接字接口Socket的網(wǎng)絡(luò)通信。

發(fā)表于：7/11/2012

Altera推出最新IP內(nèi)核產(chǎn)品，降低了高性能40GbE/100GbE設(shè)計的復(fù)雜度

Altera公司(NASDAQ: ALTR)今天宣布，推出40-Gbps以太網(wǎng)(40GbE)和100-Gbps以太網(wǎng)(100GbE)知識產(chǎn)權(quán)(IP)內(nèi)核產(chǎn)品。這些內(nèi)核能夠高效的構(gòu)建需要大吞吐量標(biāo)準(zhǔn)以太網(wǎng)連接的系統(tǒng)，包括，芯片至光模塊、芯片至芯片以及背板應(yīng)用等。介質(zhì)訪問控制(MAC)和物理編碼子層以及物理介質(zhì)附加(PCS+PMA)子層IP內(nèi)核符合IEEE 802.3ba?-2010標(biāo)準(zhǔn)要求，降低用戶在Altera 28-nm Stratix® V FPGA和40-nm Stratix IV FPGA中集成40GbE和100GbE連接的設(shè)計復(fù)雜度。

發(fā)表于：7/11/2012