頭條 AMD慶祝賽靈思成立40周年 40 年前，賽靈思（Xilinx）推出了一種革命性的設(shè)備，讓工程師可以在辦公桌上使用邏輯編程。 賽靈思開發(fā)的現(xiàn)場可編程門陣列（FPGA）使工程師能夠?qū)⒕哂凶远x邏輯的比特流下載到臺式編程器中立即運行，而無需等待數(shù)周才能從晶圓廠返回芯片。如果出現(xiàn)錯誤或問題，設(shè)備可以在那里重新編程。 最新資訊 基于PXI總線接口的高速數(shù)字化儀模塊 本文所設(shè)計的數(shù)字化儀是基于高性能FPGA芯片實現(xiàn)的，F(xiàn)PGA承擔(dān)了絕大部分的控制和數(shù)據(jù)處理任務(wù)，是本設(shè)計的核心器件。對FPGA進行模塊 化設(shè)計，是大型系統(tǒng)設(shè)計的常用方法。合理分割功能模塊，能加快FPGA的開發(fā)，也有利于代碼的移植和重復(fù)利用。在設(shè)計時將FPGA分成高速A／D接口模 塊、數(shù)據(jù)降速模塊、調(diào)理通路控制模塊、存儲接口模塊、PXI接口控制模塊等主要功能模塊設(shè)計。 發(fā)表于：7/17/2012 基于FPGA和PCI的高精度測速板卡的設(shè)計與實現(xiàn) 經(jīng)典的碼盤數(shù)字測速方法有M 法、T 法、M/ T 法，但都有一定的不足。為了克服原有方法的不足，設(shè)計并實現(xiàn)了一種在較大速度范圍都有良好精度和良好快速性的測速方法。電路采用FPGA 實現(xiàn)，測速得到的數(shù)據(jù)通過PCI 總線從設(shè)備控制器實現(xiàn)與控制計算機通信。從而根據(jù)實際傳輸?shù)男枰?，簡化了PCI 從設(shè)備控制器，實現(xiàn)了PCI 總線I/ O 普通讀與猝發(fā)讀數(shù)據(jù)的功能。 發(fā)表于：7/17/2012 基于Java平臺的可編程嵌入式系統(tǒng)設(shè)計 傳統(tǒng)的嵌入式產(chǎn)品只能實現(xiàn)某種特定的功能，不能滿足用戶可變的豐富多彩的應(yīng)用需求。為解決這個問題，本文設(shè)計并實現(xiàn)了一種使用Java作為軟件平臺的基于FPGA的可編程嵌入式系統(tǒng)，以實現(xiàn)系統(tǒng)對多種本地應(yīng)用和網(wǎng)絡(luò)的支持。 發(fā)表于：7/17/2012 基于FPGA和SMT387的SAR數(shù)據(jù)采集與存儲系統(tǒng) 設(shè)計并實現(xiàn)了一種應(yīng)用于SAR，基于SATA硬盤的高速數(shù)據(jù)采集和存儲系統(tǒng)。采用FPGA實現(xiàn)系統(tǒng)工作時序控制，DSP功能模塊完成信號的 處理和對硬盤的操作。該系統(tǒng)能夠?qū)崿F(xiàn)脫機，長時間，高速大容量的數(shù)據(jù)存儲。 發(fā)表于：7/17/2012 基于FPGA的CCD相機時序發(fā)生器 這種設(shè)計方案簡單、可靠、實用。在綜合比較各種硬件實現(xiàn)電路的優(yōu) 缺點后，選用現(xiàn)場可編程邏輯門陣列（FPGA） 作為硬件設(shè)計平臺，使用VHDL 語言對驅(qū)動電路方案進行了硬件描述，采用EDA 軟件對所設(shè)計的時序發(fā)生器成功地進行了功能仿真。最后針對XILINX公司的可編程邏輯器件XC2VP20-FF1152進行了適配和硬件電路調(diào)試，進而 實現(xiàn)了對整個科學(xué)級CCD 相機的控制。 發(fā)表于：7/17/2012 LTE基帶目標設(shè)計平臺方案詳解 滿足下一代無線基站設(shè)計的靈活性和可擴展性Xilinx®FPGAs是處理無線基站設(shè)計的理想平臺，可以滿足不斷提高的技術(shù)和商業(yè)要求。其具有固有的可擴展性和可重構(gòu)性，可以降低在動態(tài)的市場中需要進 發(fā)表于：7/17/2012 Xilinx Spartan-3A FPGA 的DDR2接口設(shè)計 基于FPGA的SDRAM控制器，以高可靠性、強 可移植性、易于集成的特點，逐漸取代以往的專用控制器而成為主流解決方案。本文采用Xilinx公司的Spartan-3A系列FPGA和Hynix公司 的DDR2 SDRAM器件HY5PS121621實現(xiàn)DDR2控制器的設(shè)計。 發(fā)表于：7/16/2012 基于FPGA的伺服驅(qū)動器分周比的實現(xiàn) 本文提出的分周比實現(xiàn)方法可以準確地將光電編碼器輸出的正交信號按照設(shè)定的分周比進行分頻。通過設(shè)定分頻比可以實現(xiàn)1～256倍的分頻，甚至更 高。在實際系統(tǒng)中，還可以利用MCU通過總線在線配置分周比。假如要實現(xiàn)分數(shù)比例的分周比，也只需在本方案基礎(chǔ)上稍加改進即可。 發(fā)表于：7/16/2012 詳解Xilinx多模無線電目標設(shè)計平臺 眾多的行業(yè)標準、規(guī)格尺寸、頻率和頻譜所有權(quán)都在推動對商業(yè)無線的靈活性要求不斷提升。Xilinx®多模無線目標設(shè)計平臺這是面向了高吞吐量、帶有域優(yōu)化FPGAs、IP構(gòu)建塊、設(shè)計工具、參考設(shè)計和開發(fā) 發(fā)表于：7/16/2012 基于CPLD的高分辨率A/D轉(zhuǎn)換電路 隨著科技的飛速發(fā)展、高分辨率的數(shù)?；旌想娐返膽?yīng)用不斷深入，電路設(shè)計日趨復(fù)雜，精度越來越高，所以高精度AD轉(zhuǎn)換電路的設(shè)計就成了儀器儀表及各種測量控制系統(tǒng)的難點。本系統(tǒng)來源于儀器儀表的溫控系統(tǒng)設(shè)計， 發(fā)表于：7/16/2012 ?…269270271272273274275276277278…?
