基于FPGA的萬兆以太網(wǎng)UDP協(xié)議通信接口設(shè)計
所屬分類：技術(shù)論文
上傳者：aetmagazine
文檔大?。?span>1035 K
標簽： 現(xiàn)場可編程門陣列 光纖通信 萬兆以太網(wǎng)
所需積分：0分積分不夠怎么辦？
文檔介紹：針對嵌入式設(shè)備迅速增長的數(shù)據(jù)傳輸需求，介紹了一種依托于現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)平臺，以光纖為傳輸媒介的萬兆UDP/IP協(xié)議通信接口模塊，并探究引入分支預測機制對通信接口模塊發(fā)送時延產(chǎn)生的影響。通過對現(xiàn)有網(wǎng)絡(luò)接口層、網(wǎng)際層、傳輸層和應(yīng)用層典型傳輸模型的深入研究，使用硬件描述語言，模塊化設(shè)計ARP控制器、IP控制器和UDP控制器，實現(xiàn)完備的UDP/IP通信接口模塊，并評估了引入分支預測機制對通信接口模塊發(fā)送時延產(chǎn)生的影響。分析表明：該設(shè)計實現(xiàn)簡單，適配嵌入式設(shè)備對高帶寬、低延時、資源低占用的需求，具備自主維護ARP表的能力，支持多設(shè)備級聯(lián)。該設(shè)計在高速數(shù)據(jù)采集、遠距離信息傳輸、片上數(shù)據(jù)高速處理等應(yīng)用場景具有積極的意義。
現(xiàn)在下載
VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。