基于Cerebrus的Genus+Innovus流程的功耗面積優(yōu)化 | |
所屬分類:技術論文 | |
上傳者:wwei | |
文檔大?。?span>7271 K | |
標簽: 芯片設計 Genus工具 Cerebrus工具 | |
所需積分:0分積分不夠怎么辦? | |
文檔介紹:對于性能功耗面積(PPA)的追求已成為IC芯片設計的共識,尤其是發(fā)展到先進工藝節(jié)點,PPA已成為IC設計綜合性能的重要指標,尤其是對于大型SoC芯片中clone很多次的模塊,對于PPA的追求變得更加極致。介紹了基于Cadence公司的Genus工具和Cerebrus 工具,通過綜合階段與后端PR各個階段的優(yōu)化,共同提升PPA的優(yōu)化方案。最終結果顯示,在時序及DRC基本收斂的情況下,使用Cerebrus工具相比Innovus可以使功耗降低3.5%,面積降低3.1%,使用Genus+Innovus流程可以使功耗降低6.4%,面積降低8.5%,極大地降低了芯片的面積及功耗。 | |
現(xiàn)在下載 | |
VIP會員,AET專家下載不扣分;重復下載不扣分,本人上傳資源不扣分。 |
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權所有 京ICP備10017138號-2