欧美一级夜夜爽,苍井空一区二区三区,亚洲国产精品日韩专区AV

0.8~18 GHz超寬帶接收組件設(shè)計(jì)與實(shí)現(xiàn)[其他][其他]

設(shè)計(jì)了一種應(yīng)用于無(wú)線偵收系統(tǒng)的小型化超寬帶接收組件，在有限的體積內(nèi)集成了兩路變頻接收通道、兩個(gè)本振源及一個(gè)校準(zhǔn)源。采用毫米波高本振的超外差二次變頻架構(gòu)，降低了組合干擾抑制的難度?；谝幌盗卸喙δ苄酒M(jìn)行電路的小型化設(shè)計(jì)，腔體正面微波電路和反面控制電路通過(guò)通孔進(jìn)行互聯(lián)，有效減小了組件厚度和橫向尺寸。利用內(nèi)部校準(zhǔn)源產(chǎn)生信號(hào)，通過(guò)ADC采集DLVA電壓進(jìn)而調(diào)節(jié)數(shù)控衰減器的方式，可優(yōu)化雙通道增益及一致性等指標(biāo)，基本可以做到免調(diào)試，提高了批生產(chǎn)效率。

發(fā)表于：1/7/2022

DC-60 GHz硅基垂直互聯(lián)結(jié)構(gòu)仿真設(shè)計(jì)[其他][其他]

設(shè)計(jì)了一種基于多層硅轉(zhuǎn)接板堆疊的垂直互聯(lián)結(jié)構(gòu)，對(duì)DC-60 GHz頻段內(nèi)不考慮和考慮硅表面SiO2層的兩種層間結(jié)構(gòu)的垂直互聯(lián)仿真結(jié)果進(jìn)行對(duì)比，證明了硅表面SiO2層存在會(huì)對(duì)諧振頻率及阻抗等射頻性能產(chǎn)生影響；對(duì)后者垂直互聯(lián)結(jié)構(gòu)進(jìn)行參數(shù)優(yōu)化，射頻傳輸性能較好，頻率40 GHz以下時(shí)回波損耗S11小于-30 dB，60 GHz以下整體S11小于-15 dB，插入損耗S12在50 GHz以下大于-0.32 dB；研究了硅表面SiO2絕緣層厚度變化對(duì)射頻信號(hào)傳輸性能的影響，結(jié)果表明適當(dāng)增加其厚度有助于垂直互聯(lián)結(jié)構(gòu)性能優(yōu)化。

發(fā)表于：1/7/2022

星載L波段寬帶高增益圓極化微帶天線設(shè)計(jì)[其他][其他]

針對(duì)衛(wèi)星L波段通信轉(zhuǎn)發(fā)系統(tǒng)的要求，設(shè)計(jì)了一種新型星載L波段寬帶高增益圓極化微帶天線。微帶天線整體采用側(cè)饋的饋電方式，采用H型縫隙耦合饋電方式以實(shí)現(xiàn)寬頻帶，采用威爾金森移相功分器實(shí)現(xiàn)兩信號(hào)間相位差來(lái)滿(mǎn)足圓極化，增加天線背部反射板和板間泡沫層以提高增益并穩(wěn)固結(jié)構(gòu)。通過(guò)電磁仿真軟件分析可得：在中心頻點(diǎn)1.45 GHz處增益為8.3 dBi，軸比為0.7 dB，增益大于7.5 dBi且回波損耗小于-10 dB時(shí)相對(duì)帶寬為23.5%。天線加工實(shí)測(cè)結(jié)果與仿真結(jié)果基本一致，對(duì)L波段無(wú)線通信系統(tǒng)設(shè)計(jì)有一定指導(dǎo)意義。

發(fā)表于：1/7/2022

基于改進(jìn)Faster R-CNN的面板缺陷檢測(cè)算法[其他][其他]

針對(duì)面板表面缺陷檢測(cè)存在精度低、效率低等問(wèn)題，提出了一種基于Faster R-CNN的優(yōu)化缺陷檢測(cè)的算法。該方法通過(guò)在特征融合層添加不降維的局部自適應(yīng)跨通道卷積，以增加通道交叉的特征映射；且在骨干特征提取網(wǎng)絡(luò)后加入CBAM注意力網(wǎng)絡(luò)，從而捕獲特征圖的長(zhǎng)期特征依賴(lài)關(guān)系。并分析了缺陷數(shù)據(jù)集樣本寬高比的差異性，設(shè)定錨框生成大小，結(jié)合DIoU-NMS建議框篩選機(jī)制以提升先驗(yàn)框與目標(biāo)框的匹配率。實(shí)驗(yàn)結(jié)果表明，優(yōu)化后網(wǎng)絡(luò)模型的精確率與識(shí)別率均得到很大提升。

發(fā)表于：1/7/2022

基于動(dòng)態(tài)偽裝技術(shù)的網(wǎng)絡(luò)安全防御系統(tǒng)研究[通信與網(wǎng)絡(luò)][信息安全]

伴隨著物聯(lián)網(wǎng)、云計(jì)算、大數(shù)據(jù)、移動(dòng)互聯(lián)、人工智能等新技術(shù)的迅猛發(fā)展，隨之而來(lái)的安全問(wèn)題也更加嚴(yán)重，越來(lái)越多的未知攻擊和未知漏洞使得傳統(tǒng)的網(wǎng)絡(luò)安全防御手段難以適應(yīng)?；趧?dòng)態(tài)偽裝技術(shù)的網(wǎng)絡(luò)安全防御系統(tǒng)原理是通過(guò)動(dòng)態(tài)變化的漏洞、缺陷和后門(mén)的種類(lèi)、數(shù)量和系統(tǒng)特征等元素構(gòu)建系統(tǒng)外在特征不確定性的假象，從而實(shí)現(xiàn)隱蔽真實(shí)的信息系統(tǒng)漏洞、缺陷和后門(mén)的目的。

發(fā)表于：1/7/2022

基于背景字典構(gòu)造的稀疏表示高光譜目標(biāo)檢測(cè)[其他][其他]

針對(duì)現(xiàn)有基于稀疏表示的目標(biāo)檢測(cè)算法采用同心雙窗口構(gòu)建背景字典的過(guò)程中，目標(biāo)像元將會(huì)對(duì)背景字典產(chǎn)生干擾的問(wèn)題，提出基于背景字典構(gòu)造的稀疏表示高光譜目標(biāo)檢測(cè)算法。該算法將高光譜圖像分解成低秩背景和稀疏目標(biāo)，引入目標(biāo)字典作為稀疏目標(biāo)的先驗(yàn)信息，更好地分離目標(biāo)和背景，構(gòu)建純凈背景字典。通過(guò)在4個(gè)公開(kāi)高光譜圖像數(shù)據(jù)集上仿真分析，證明所提出的算法具有出色的檢測(cè)性能。

發(fā)表于：1/7/2022

微流程的建模與分析[其他][其他]

業(yè)務(wù)流程管理技術(shù)是組織實(shí)施信息系統(tǒng)的重要使能技術(shù)。為確保微流程能正常運(yùn)行，提出了一種建模與分析微流程的方法。首先，該方法以Petri網(wǎng)為形式化基礎(chǔ)，對(duì)微流程以及微流程間的同步組合和異步組合進(jìn)行建模。其次，基于Petri網(wǎng)的分析技術(shù)，該方法對(duì)組合微流程進(jìn)行了合理性分析。實(shí)驗(yàn)結(jié)果表明，該方法能建模微流程，并檢測(cè)出組合微流程中因同步交互或異步交互錯(cuò)誤引起的死鎖。

發(fā)表于：1/7/2022

IEEE 802.11e EDCA協(xié)議吞吐率性能分析模型[其他][其他]

對(duì)IEEE 802.11e增強(qiáng)的分布式控制接入?yún)f(xié)議進(jìn)行了詳細(xì)分析，對(duì)比分布式協(xié)調(diào)功能DCF與增強(qiáng)的分布式控制接入EDCA之間的差別，提出了一種四維馬爾科夫鏈模型，該模型將飽和條件情況和非飽和條件情況進(jìn)行統(tǒng)一。該模型不僅考慮了退避計(jì)時(shí)器凍結(jié)狀態(tài)、發(fā)送沖突狀態(tài)、最大重傳次數(shù)，還充分考慮了不同接入優(yōu)先級(jí)流的內(nèi)部沖突和TXOP傳輸。相比于二維馬爾科夫鏈模型，該模型可以準(zhǔn)確預(yù)測(cè)EDCA中不同優(yōu)先級(jí)接入流的吞吐率。最后利用仿真軟件，驗(yàn)證了飽和條件下該模型的正確性。

發(fā)表于：1/7/2022

跨社交網(wǎng)絡(luò)的同一用戶(hù)識(shí)別算法[其他][其他]

針對(duì)跨社交網(wǎng)絡(luò)的同一用戶(hù)識(shí)別問(wèn)題，提出了一種綜合用戶(hù)興趣、寫(xiě)作風(fēng)格和檔案屬性的識(shí)別方法。通過(guò)在這3種不同的特征維度下分別判定用戶(hù)關(guān)系，然后綜合判定結(jié)果，提高同一用戶(hù)識(shí)別準(zhǔn)確性。其中，用戶(hù)興趣分為靜態(tài)興趣和動(dòng)態(tài)興趣，靜態(tài)興趣采用TextRank算法從用戶(hù)背景信息中提取，動(dòng)態(tài)興趣則利用主題模型從用戶(hù)發(fā)表的文本內(nèi)容中挖掘出隨時(shí)間變化的興趣點(diǎn)。對(duì)于用戶(hù)寫(xiě)作風(fēng)格則通過(guò)One-Class SVM算法進(jìn)行識(shí)別，最后利用信息熵賦權(quán)法比較用戶(hù)檔案屬性相似度。實(shí)驗(yàn)結(jié)果表明，與傳統(tǒng)機(jī)器學(xué)習(xí)算法相比，所提算法精確率、召回率均有所提升。

發(fā)表于：1/7/2022

基于LVDS傳輸可靠性?xún)?yōu)化設(shè)計(jì)[其他][其他]

針對(duì)LVDS傳輸初始化建鏈過(guò)程中出現(xiàn)的首幀丟失和干擾導(dǎo)致的誤建鏈問(wèn)題，對(duì)鏈路傳輸機(jī)理及穩(wěn)定性進(jìn)行分析，并從硬件與軟件兩方面進(jìn)行優(yōu)化。軟件上采取識(shí)別幀頭和發(fā)送訓(xùn)練幀的方法，改善建鏈過(guò)程；硬件上選用性能更好的隔離芯片，優(yōu)化差分端阻抗，減小干擾對(duì)數(shù)據(jù)傳輸?shù)挠绊?。?jīng)多次試驗(yàn)證明，優(yōu)化后的鏈路可實(shí)現(xiàn)480 Mb/s速率下的可靠傳輸，該優(yōu)化設(shè)計(jì)對(duì)提高LVDS鏈路傳輸穩(wěn)定性和減少誤碼方面具有很好的參考價(jià)值。

發(fā)表于：1/7/2022

純電動(dòng)智能汽車(chē)制動(dòng)防抱死系統(tǒng)控制邏輯研究[其他][汽車(chē)電子]

線控制動(dòng)技術(shù)(Brake-by-Wire)是純電動(dòng)智能汽車(chē)的關(guān)鍵技術(shù)之一。為了提高智能駕駛汽車(chē)制動(dòng)的安全穩(wěn)定性，需要針對(duì)一款純電動(dòng)智能汽車(chē)的制動(dòng)防抱死系統(tǒng)控制邏輯進(jìn)行研究。在該方案實(shí)施前，設(shè)置合理的邏輯門(mén)限值，通過(guò)Stateflow進(jìn)行仿真實(shí)驗(yàn)?；赟imulink搭建了8自由度的車(chē)輛動(dòng)力學(xué)模型，對(duì)彎道制動(dòng)工況進(jìn)行仿真，通過(guò)控制車(chē)輛的橫擺力矩實(shí)現(xiàn)車(chē)輛的差動(dòng)控制。通過(guò)仿真實(shí)驗(yàn)，驗(yàn)證了提出的制動(dòng)防抱死系統(tǒng)控制邏輯的合理性，對(duì)后續(xù)的線控制動(dòng)系統(tǒng)的研發(fā)具有指導(dǎo)意義。

發(fā)表于：1/7/2022

一種基于130 nm CMOS工藝的K波段上/下雙向混頻器[其他][其他]

基于130 nm RF CMOS工藝，提出了一種可實(shí)現(xiàn)上/下雙向變頻功能的K波段有源混頻器。當(dāng)收發(fā)機(jī)工作于接收模式時(shí)，雙向混頻器執(zhí)行下變頻功能，將低噪放大器放大后的射頻信號(hào)轉(zhuǎn)換為中頻信號(hào)；當(dāng)收發(fā)機(jī)工作于發(fā)射模式時(shí)，雙向混頻器則實(shí)現(xiàn)上變頻功能，將輸入的基帶信號(hào)轉(zhuǎn)換為射頻信號(hào)并輸出至功率放大器。后仿真結(jié)果表明，在0 dBm的本振驅(qū)動(dòng)下，混頻器工作于上變頻模式時(shí)的轉(zhuǎn)換增益、噪聲系數(shù)、輸出1 dB壓縮點(diǎn)在23~25 GHz范圍內(nèi)分別為-1.1~-0.4 dB、12.9~3.3 dB、-8.2 dBm@24 GHz；工作于下變頻工作模式時(shí)的轉(zhuǎn)換增益、噪聲系數(shù)、輸入1 dB壓縮點(diǎn)在23~25 GHz范圍內(nèi)分別為2.4~3.4 dB、15.2~15.6 dB、-3.6 dBm@24 GHz?；祛l器芯片面積為0.6 mm2；在1.5 V供電電壓下，消耗功率12 mW。

發(fā)表于：1/7/2022

適用于Sigma-Delta ADC的多抽取率數(shù)字濾波器設(shè)計(jì)[其他][其他]

采用標(biāo)準(zhǔn)0.18 μm工藝，設(shè)計(jì)了一種能改變抽取率并且適應(yīng)不同信號(hào)帶寬的應(yīng)用于Sigma-Delta模數(shù)轉(zhuǎn)換器的數(shù)字抽取濾波器。該濾波器采用多級(jí)抽取，由級(jí)聯(lián)積分梳狀濾波器、補(bǔ)償濾波器和半帶濾波器組成。實(shí)現(xiàn)的數(shù)字濾波器抽取率可以在64、128、256、512中變化，并且補(bǔ)償濾波器和半帶濾波器的帶寬可調(diào)整。濾波器版圖尺寸0.6 mm×0.6 mm。在1.98 V工作電壓下，最大總功耗約為2 mW，最高信噪比達(dá)到110.5 dB。當(dāng)補(bǔ)償濾波器和半帶濾波器的通帶截止頻率根據(jù)帶寬選擇從最高降到最低時(shí)，可分別節(jié)省56%和39%的功耗；當(dāng)濾波器功耗降至最小69.63 μW時(shí)，所能處理的帶寬為390.6 Hz，信噪比為107.8 dB。

發(fā)表于：1/7/2022

基于FPGA的SiP原型驗(yàn)證平臺(tái)設(shè)計(jì)[模擬設(shè)計(jì)][其他]

隨著嵌入式系統(tǒng)小型化和模擬數(shù)字/數(shù)字模擬轉(zhuǎn)換器(ADC/DAC)性能需求的日益增長(zhǎng)，如何在減小系統(tǒng)體積和功耗的前提下，提高ADC/DAC信號(hào)傳輸?shù)目煽啃?，增加功能可配置性和信?hào)處理可重構(gòu)性，成為一大難題。為此，設(shè)計(jì)了一款基于FPGA的系統(tǒng)級(jí)封裝(SiP)原型驗(yàn)證平臺(tái)，該SiP基于ADC+SoC+DAC架構(gòu)，片上系統(tǒng)(SoC)內(nèi)部以PowerPC470為處理器，集成了多種通用外設(shè)接口和可重構(gòu)算法單元。

發(fā)表于：1/7/2022

HDLC數(shù)據(jù)幀并行搜幀解封裝模塊的設(shè)計(jì)與驗(yàn)證[模擬設(shè)計(jì)][其他]

HDLC信號(hào)鏈路是國(guó)際標(biāo)準(zhǔn)化組織(ISO)制定的高級(jí)數(shù)據(jù)鏈路的控制規(guī)程(High Level Data Link Control，HDLC)。遵循HDLC標(biāo)準(zhǔn)數(shù)據(jù)鏈路層規(guī)范，采用硬件描述語(yǔ)言Verilog HDL實(shí)現(xiàn)了一種基于并行結(jié)構(gòu)的HDLC搜幀解封裝電路，并采用System Verilog技術(shù)搭建驗(yàn)證平臺(tái)，隨機(jī)生成HDLC數(shù)據(jù)幀來(lái)驗(yàn)證設(shè)計(jì)正確性。使用Modelsim軟件仿真波形，在仿真過(guò)程中，對(duì)于凈荷區(qū)數(shù)據(jù)長(zhǎng)度為10個(gè)字節(jié)的HDLC數(shù)據(jù)幀，解碼器電路工作完成需要16個(gè)時(shí)鐘周期，兼顧了處理速度和靈活性。使用QuartusII軟件綜合，在Altera CycloneV器件上，電路使用了8塊自適應(yīng)邏輯模塊ALM，24個(gè)寄存器，35個(gè)引腳。

發(fā)表于：1/7/2022